

PAT-NO: JP401140650A
DOCUMENT-IDENTIFIER: JP 01140650 A
TITLE: PACKAGE FOR SURFACE MOUNTING PARTS
PUBN-DATE: June 1, 1989

INVENTOR-INFORMATION:
NAME
KOYANAGI, KENICHI
TAKAHASHI, SHINJI

ASSIGNEE-INFORMATION:
NAME COUNTRY
IBIDEN CO LTD N/A

APPL-NO: JP62297324
APPL-DATE: November 27, 1987

INT-CL (IPC): H01L023/52
US-CL-CURRENT: 257/724

ABSTRACT:

PURPOSE: To obtain desired performance function together with general-purpose IC's mounted en bloc, by performing a necessary program processing for programmable logic IC's mounted on a single multilayer interconnection board.

CONSTITUTION: On the upper surface of a first wiring board 11, necessary number of programmable logic IC's 15 and general-purpose IC's 16 are mounted. A second wiring board 12 is provided with pins 17 having a suitable pattern.

Between the first wiring board 11 and the second wiring board 12, a third wiring board 13 having a lead wire part of necessary pattern is arranged. The programmable logic IC's 15 and the general-purpose IC's 16 are subjected to necessary connection by the pins 17 of the second wiring board 12. Thus a multilayer interconnection board 14 is constituted of the first ∼ the third wiring boards, and a package 10 is constituted of necessary number of the programmable logic IC's and the general-purpose IC's mounted on said multilayer interconnection board, thereby obtaining various functional circuits.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本国特許庁(J.P.)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平1-140650

⑬ Int.Cl.⁴

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)6月1日

H 01 L 23/52

D-8728-5F

審査請求 未請求 発明の数 1 (全7頁)

⑮ 発明の名称 表面実装部品用パッケージ

⑯ 特 願 昭62-297324

⑰ 出 願 昭62(1987)11月27日

⑱ 発 明 者 小 柳 賢 一 岐阜県大垣市久徳町537番地
⑲ 発 明 者 高 橋 伸 治 岐阜県大垣市久徳町238番地
⑳ 出 願 人 イビデン株式会社 岐阜県大垣市神田町2丁目1番地
㉑ 代 理 人 弁理士 曾我 道照 外4名

明 細 書

1. 発明の名称

表面実装部品用パッケージ

2. 特許請求の範囲

(1) 単一の多層配線板上にプログラマブルロジックICと汎用ICとを搭載して、前記プログラマブルロジックICに所要のプログラム処理を施すことにより所望の機能を果たすことができるようにされたことを特徴とする表面実装部品用パッケージ。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は表面実装部品用パッケージに関するものであり、特に、プログラマブルロジックICと汎用ICとを実装させることにより、多種多様な機能回路を実現することが可能にされた表面実装部品用パッケージに関するものである。

〔従来の技術〕

第8図は、従来のこの種の表面実装部品用パッケージを例示する斜視図、第9図は、上記従来例

を汎用ICとともにマザーボードとしてのプリント配線板に搭載した場合を例示する概略構成図である。

まず、第8図において、第1配線板81には所要パターンの配線85が施され、その上面には、別翼の受動回路部品86とともに、所要数のプログラマブルロジックIC84が搭載されている。また、第2配線板82には適当なパターンをもってピン83が設けられている。そして、第1配線板81と第2配線板82とは、適当なパターンの導線部(図示されない)をもって相互に接続されており、第1配線板81上のプログラマブルロジックIC84が、第2配線板82のピン83によって他の所要の基板に接続される。このようにして、従来の表面実装部品用パッケージ80が構成されることになる。このように構成された表面実装部品用パッケージ80において、搭載されているプログラマブルロジックIC84に対して所要のプログラム処理を施すことにより、所望の機能を果たす回路を実現することができる。かくして、第

1 配線板 81 上の配線 85 のパターンを複雑化させることなく、所望の機能を果たす回路を比較的容易に実現することができる。しかしながら、実際には、プログラマブルロジック IC 84 だけからなる表面実装部品用パッケージ 80 によっては、所望の回路を実現させることが困難であったり、または、当該表面実装部品用パッケージ 80 の使用効率が低くなったりすることがある。

次に、第 9 図において、上記従来の表面実装部品用パッケージ 80 は、所要の汎用 IC 91 とともにプリント配線板 92 上に搭載されて、ある所定の機能回路 90 が構成されている。このように構成することで、従来の表面実装部品用パッケージ 80 に含まれているプログラマブルロジック IC 84 と汎用 IC 91 とを組み合わせることにより、前記第 8 図の場合よりも容易に所望の回路を実現することができるけれども、別異のプリント配線板 92 が必要となり、それだけ大型化されるとともに、当該プリント配線板 92 自体のパターン設計に相当な手間がかかり、コスト増大にもつ

ながることになる。

〔発明が解決しようとする問題点〕

上記されたように、従来の表面実装部品用パッケージは、プログラマブルロジック IC だけによるものは、必要な回路を実現させることが困難であったり、その使用効率が低かったりする問題点があり、また、この従来の表面実装部品用パッケージを汎用 IC と組み合わせて使用するときには、そのためのプリント配線板が必要となり、実現しようとする回路用の配線パターンを前記プリント配線板で作成するための手間がかかるとともに、それだけコストも増大するという問題点があった。

この発明は、上記問題点を解決するためになされたものであって、プログラマブルロジック IC と汎用 IC とを一緒に搭載して、より多くの機能を必要に応じて簡単に実現することができるようにされた表面実装部品用パッケージを得ることを目的とするものである。

〔問題点を解決するための手段〕

この発明に係る表面実装部品用パッケージは、

単一の多層配線板上にプログラマブルロジック IC と汎用 IC とを搭載した構成のものである。

〔作用〕

この発明によれば、単一の多層配線板上に搭載されたプログラマブルロジック IC に所要のプログラム処理を施すことにより、一緒に搭載されている汎用 IC とともに、所望の機能を果たすことができる。

〔実施例〕

第 1 図は、この発明による実施例を示す斜視図である。この第 1 図において、第 1 配線板 11 の上面には、所要数のプログラマブルロジック IC 15 および汎用 IC 16 が搭載されている。また、第 2 配線板 12 には適当なパターンをもってピン 17 が設けられている。そして、第 1 配線板 11 と第 2 配線板 12 との間には、所要パターンの導線部（図示されない）を有する第 3 配線板 13 が設けられており、第 1 配線板 11 上のプログラマブルロジック IC 15 および汎用 IC 16 は、第 2 配線板 12 のピン 17 によって所要の接続がな

される。前記第 1、第 2、第 3 配線板によって多層配線板 14 が構成されており、この上に搭載された所要数のプログラマブルロジック IC および汎用 IC によって、この発明による実施例としての表面実装部品用パッケージ 10 が構成される。

第 2 図は、上記実施例の一部を切断して示す構成例示図である。この第 2 図において、第 1 配線板 11 の適所にはスルーホール 21 が設けられており、導電部 22 はこのスルーホール 21 を貫通している。第 2 配線板 12 にも所定の場所にスルーホール 24 が設けられており、これにも導電部 25 が設けられている。また、これらのスルーホール 24 には、ハンダのような適当な導電性固着剤 26 によってピン 17 が固定して設けられている。そして、前述されたように、第 1 配線板 11 と第 2 配線板 12 とは、その間の第 3 配線板 13 の導電部 23 を介して所要の電気的な接続がなされている。

第 3 図は、上記実施例におけるプログラマブルロジック IC 15 の内部構成を例示する回路図で

あって、例えば、適当なアンプ31、3ステートバッファ32、ANDゲート33、ORゲート34、インバータ35、フリップ・フロップ36等によって構成されている。

第4図は、上記実施例についての第1適用例を示す構成例示図である。この第4図における第1適用例は、例えば空調用のモータの駆動制御部を実現するものであって、表面実装部品用パッケージ10を構成する汎用IC16の一方は、例えば、銅-コンスタンタン熱電対からなる温度センサ41からのアナログ温度情報を、対応のデジタル情報に変換するためのAD変換器として動作している。また、プログラマブルロジックIC15は、1種の論理判断機能部としての動作をするものであって、比較部15Aとカウンタ部15Bとを含んでおり、比較部15Aには、AD変換器16からの出力デジタル情報と温度設定部42からの所定の設定情報とが加えられ、また、カウンタ部15Bには、前記比較部15Aおよび温度設定部42からの出力情報ならびにクロック部43からの

クロック情報が加えられている。そして、表面実装部品用パッケージ10を構成する汎用IC16の他方は、カウンタ部15Bから出力されるデジタル情報を対応のアナログ情報に変換するためのDA変換器として動作しており、これから出力されるアナログ情報は、ドライブ回路44を介してサーボモータのようなモータ45に加えられて、このモータ45の回転速度を周囲温度に対応して制御するようにされる。この第1適用例においては、プログラマブルロジックIC15と汎用IC16とを実装することにより、前者だけでは実現することが困難な、アナログ入力-アナログ出力の機能を果たすものが容易に得られることになる。

この第1適用例のものは、以下のように実現することができる。板厚1.0mmのガラス-エポキシ銅張積層板(両面銅箔18 μ m)に対して通常のセミアディティブ法を施して、プログラマブルロジックICの実装面上の導体パターン、その対向面上での導体パターン、および、両者を電気的に導通させるためのスルーホールを形成させる

ことで第1の配線板が得られる。第2、第3の配線板についてもほぼ同様な処理を施し、それぞれに形成されている導体パターンやスルーホールの位置合わせをして所要の多層配線板が得られる。なお、第3の配線板における導体ピン用のスルーホールはデュアルインライン形式で設けられている。そして、この導体ピン用のスルーホールには、ハンダ・メッキを施したコパール製の導体ピンを高融点ハンダのディップ法で固定させる。このようにして用意された多層配線板の実装面上で、所要のプログラマブルロジックICや汎用ICのための端子部にハンダ・ペーストの印刷を施し、適当な仮固定用の接着剤を所要の部分に塗布してから、前記された2種類のICを含む部品を搭載し、紫外線の照射や赤外線リフローを施すことで前記部品を多層配線板に固定的に接続させて、所要の表面実装部品用パッケージが得られる。このようにして得られた表面実装部品用パッケージに搭載されているプログラマブルロジックICについて必要なプログラム処理を施すことで、前記された

第1適用例のものが実現される。

第5図は、上記実施例についての第2適用例を示す構成例示図である。この第5図における第2適用例は、例えば音声合成部を実現するものであって、表面実装部品用パッケージ10を構成するプログラマブルロジックIC15はインタフェースとしての機能を果たすものであり、汎用IC16はDA変換器としての機能を果たすものである。マイクロコンピュータ51はCPU51Aおよびメモリ51Bからなるものであり、このメモリ51Bに格納されている所要の情報について、CPU51Aで受けた処理の結果としてのデジタル出力情報は、外部のクロック部52からのクロック情報を受け入れるようにされたインタフェース15を介して、後段のDA変換器16に供給される。そして、このDA変換器16からのアナログ出力情報は、アンプ53およびLPF(ローパスフィルタ)54を通してスピーカ55に加えられて、所要の音声合成出力が得られることになる。この第2適用例においては、プログラマブルロジック

IC15と汎用IC16とを実装することにより、前者だけでは実現することが困難な、デジタル入力・アナログ出力の機能を果たすものが容易に得られることになる。

この第2適用例のものは、以下のように実現することができる。板厚1.0mmのガラストリアジン銅張積層板(両面銅箔18 μ m)に対して通常のサブトラクティブ法を施して、プログラマブルロジックICの実装面上の導体パターン、その対向面上での導体パターン、および、両者を電気的に導通させるためのスルーホールを形成させることで第1の配線板が得られる。第2、第3の配線板についてもほぼ同様な処理を施し、それぞれに形成されている導体パターンやスルーホールの位置合わせをして所要の多層配線板が得られる。なお、第3の配線板における導体ピン用のスルーホールはピングリッドアレイ形式で設けられている。そして、この導体ピン用のスルーホールには、ニッケル・金メッキを施したりん青銅製の導体ピンを高融点ハンダのディップ法で固定させる。こ

のようにして用意された多層配線板の実装面上で、所要のプログラマブルロジックICや汎用ICのための端子部にハンダ・ペーストの印刷を施し、適当な仮固定用の接着剤を所要の部分に塗布してから、前記された2種類のICを含む部品を搭載し、紫外線の照射や赤外線リフローを施すことで前記部品を多層配線板に固定的に接続させて、所要の表面実装部品用パッケージが得られる。このようにして得られた表面実装部品用パッケージに搭載されているプログラマブルロジックICについて必要なプログラム処理を施すことで、前記された第2適用例のものが実現される。

第6図は、上記実施例についての第3適用例を示す構成例示図である。この第6図における第3適用例は、例えば、マイクロコンピュータと対応のキーボードとの間に介在されるエンコード機能部を実現するものであって、表面実装パッケージ10を構成する汎用IC16は、ワンショット・マルチバイブレータとしての機能を果たすようにされており、また、プログラマブルロジックIC

15は、所要のエンコード機能を果たすようにされている。そして、このプログラマブルロジックIC15には、マトリクス・キーボード61およびマイクロコンピュータ62が接続されている。

いま、マトリクス・キーボード61で所要の信号線が選択され、対応の信号がプログラマブルロジックIC15に加えられたものとする。このプログラマブルロジックIC15は、前述されたようなエンコード機能を果たすようにされているから、接続されているマイクロコンピュータ62に適合してコード化された信号が出力されることになる。

ここで、前記汎用IC16は、ワンショット・マルチバイブレータとしての機能を果たすものであって、マトリクス・キーボード61からの信号の入力操作の際に生じ易いチャタリングが確実に防止される。かくして、この第3適用例のものにおいては、プログラマブルロジックICだけでは実現困難な機能回路が、汎用ICとの併用により容易に実現可能にされるとともに、プログラマブ

ルロジックICに適用するプログラムを適宜に選択することにより、使用対象のマイクロコンピュータに最適なマトリクス・キーボードを容易に選定することができる。

この第3適用例のものは、以下のように実現することができる。板厚1.0mmのガラスエポキシ銅張積層板(両面銅箔18 μ m)に対して通常のセミアディティブ法を施して、プログラマブルロジックICの実装面上の導体パターン、その対向面上での導体パターン、および、両者を電気的に導通させるためのスルーホールを形成させることで第1の配線板が得られる。第2、第3の配線板についてもほぼ同様な処理を施し、それぞれに形成されている導体パターンやスルーホールの位置合わせをして所要の多層配線板が得られる。なお、第3の配線板における導体ピン用のスルーホールはデュアルインライン形式で設けられている。そして、この導体ピン用のスルーホールには、ハンダ・メッキを施したコパール製の導体ピンを高融点ハンダのディップ法で固定させる。このよ

うにして用意された多層配線板の実装面上で、所要のプログラマブルロジックICや汎用ICのための端子部にハンダ・ペーストの印刷を施し、適当な仮固定用の接着剤を所要の部分に塗布してから、前記された2種類のICを含む部品を搭載し、紫外線の照射や赤外線リフローを施すことで前記部品を多層配線板に固定的に接続させて、所要の表面実装部品用パッケージが得られる。このようにして得られた表面実装部品用パッケージに搭載されているプログラマブルロジックICについて必要なプログラム処理を施すことで、前記された第3適用例のものが実現される。

第7図は、上記実施例についての第4適用例を示す構成例示図である。この第7図における第4適用例は、例えば、マイクロコンピュータで制御されるプリンタ本体に含まれたインタフェース機能部を実現するものである。即ち、プリンタ本体71には、プログラマブルロジックIC15および汎用IC16からなる表面実装部品用パッケージ10と制御部72とが含まれており、この制御

部72は汎用IC16に接続されている。また、マイクロコンピュータ73は前記プリンタ本体71を全体的に制御するためのものであって、このマイクロコンピュータ73に含まれているものは、CPU74、メモリ75およびインタフェース76である。ここで、表面実装部品用パッケージ10は、全体として、プリンタ本体71とマイクロコンピュータ73との間の最適なインタフェース機能を果たすようにされる。

この第4適用例のものは、以下のように実現することができる。板厚1.0mmのガラストリアジン銅張積層板(両面銅箔18 μ m)に対して通常のサブトラクティブ法を施して、プログラマブルロジックICの実装面上の導体パターン、その対向面上での導体パターン、および、両者を電気的に導通させるためのスルーホールを形成させることで第1の配線板が得られる。第2、第3の配線板についてもほぼ同様な処理を施し、それぞれに形成されている導体パターンやスルーホールの位置合わせをして所要の多層配線板が得られる。

なお、第3の配線板における導体ピン用のスルーホールはピングリッドアレイ形式で設けられている。そして、この導体ピン用のスルーホールには、ニッケル-金メッキを施したりん青銅製の導体ピンを高融点ハンダのディップ法で固定させる。このようにして用意された多層配線板の実装面上で、所要のプログラマブルロジックICや汎用ICのための端子部にハンダ・ペーストの印刷を施し、適当な仮固定用の接着剤を所要の部分に塗布してから、前記された2種類のICを含む部品を搭載し、紫外線の照射や赤外線リフローを施すことで前記部品を多層配線板に固定的に接続させて、所要の表面実装部品用パッケージが得られる。このようにして得られた表面実装部品用パッケージに搭載されているプログラマブルロジックICについて必要なプログラム処理を施すことで、前記された第4適用例のものが実現される。そして、この第4適用例のものにおいても、プログラマブルロジックICだけでは実現困難な機能回路が、汎用ICとの併用により容易に実現可能にされるも

のである。

[発明の効果]

以上説明されたように、この発明に係る表面実装部品用パッケージは、単一の多層配線板上にプログラマブルロジックICと汎用ICとを搭載した構成のものであり、前記プログラマブルロジックICに所要のプログラム処理を施すことにより所望の機能を果たすことができることから、より多くの機能を容易にかつ廉価に実現することができるに加えて、適用対象の回路機能や動作仕様に変更があったときでも、適当なプログラムを施した所要のプログラマブルロジックICと置換するだけで、簡単に対応することができるという効果が奏せられる。

4. 図面の簡単な説明

第1図は、この発明の実施例である表面実装部品用パッケージを示す斜視図、第2図は、上記実施例の一部を切断して示す構成例示図、第3図は、上記実施例におけるプログラマブルロジックIC15の内部構成を例示する回路図、第4図は、上


記実施例についての第1適用例を示す構成例示図、第5図は、上記実施例についての第2適用例を示す構成例示図、第6図は、上記実施例についての第3適用例を示す構成例示図、第7図は、上記実施例についての第4適用例を示す構成例示図、第8図は、従来例を示す斜視図、第9図は、上記従来例を汎用ICとともにプリント配線板に搭載した場合を例示する概略構成図である。

10は表面実装部品用パッケージ、11、12、13は第1、第2、第3配線板、14は多層配線板、15はプログラマブルロジックIC、16は汎用ICである。

図中、同一の符号は、同一または相当の部分を示す。


代理人 竹我 道照

第1図




10: 表面実装部品用パッケージ 14: 多層配線板
11: 第1配線板 15: プログラマブルロジックIC
12: 第2配線板 16: 汎用IC
13: 第3配線板 17: ピン

第2図



21, 24: スルーホール
22, 23, 25: 溶着部
26: 溶着性改善剤

第3図



31: アンプ 34: ORゲート
32: 3スタートバッファ 35: インバータ
33: ANDゲート 36: フリップフロップ

第4図

